

CMOS - Schaltnetze


NMOS-Transistor



„positiver Schalter“



PMOS-Transistor



„negativer Schalter“



Pull-Up-Netz: Zieht Ausgang bei entsprechendem Eingang auf logisch „1“
↳ PMOS

Pull-Down-Netz: Zieht Ausgang „ auf logisch „0“
↳ NMOS


⇒ PUN und PDN sind streng dual komplementär!

(PMOS-Fkt.) $F = \bar{G}$ (NMOS-Fkt.)


Kurzschlussfreiheit: $(F \& G) = 0$

Wohldefiniertheit: $(F \vee G) = 1$

Beispiele



Inverter



NAND