


Kapitel 6

Analog-Schnittstellen

- Kennzahlen
- Aufbau

Datenwandler Parameterdefinitionen




Relative Genauigkeit ist durch die Linearität bestimmt, beinhaltet aber keine Offset- und Skalenfehler.

Skalenfehler ist die Abweichung der tatsächlich erhaltenen Ü-Funktion von der idealen, beinhaltet keine Offsetfehler, kann durch Abgleich auf Null abgestimmt werden.

Offsetfehler tritt konsequent über den gesamten Verlauf der Ü-Funktion auf. Er kann in der Regel leicht auf Null abgeglichen werden.

AD-/DA-Wandler zwischen digitalen und analogen Signalen



der kleinste Schritt der Dualzahl ist 1,
der kleinste Spannungsschritt, (Auflösung)
beträgt:

$$U_{LSB} = (U_{max} - U_{min}) / 2^n$$

Der Wert der größten Stufe (MSB) für Dualkode
ist:

$$U_{LSB} = (U_{max} - U_{min}) / 2$$


Die Wandlungsfunktion einer Digital/
Analog-Wandlung der Dualzahl Z in eine
Spannung U :

$$U = (Z \cdot U_{LSB}) + U_{min}$$

die Wandlungsfunktion einer
Analog/Digital-Wandlung der
Spannung U in die Dualzahl Z :

$$Z = (U - U_{min}) / U_{LSB}$$

D/A - Wandler




$$U_1 = \dots = U_i = U_{Ref}$$

Umkehraddierer: $U_A = U_{ref} * R_N * (1/R_1 + 1/R_2 + \dots + 1/R_i)$

$$-U_A = U_{ref} * R_N * (z_0 * 1/R_0 + z_1 * 2/R_0 + \dots + z_i * 2^i/R_0)$$


- Unterteilung der Widerstände nach Dualcode
- Addition der Spannungen mit Addierer gemäß der Dualzahl

D/A-Wandler mit Leiternetzwerk




$$\frac{U_A}{U_{Ref}} = -\frac{R_N}{2R} \left(z_3 + \frac{1}{2}z_2 + \frac{1}{4}z_1 + \frac{1}{8}z_0 \right) = -\frac{R_N}{16R} (8z_3 + 4z_2 + 2z_1 + z_0).$$

Schaltung a) und Zeitdiagramm b) eines typischen Abtast- und Haltegliedres für A/D




a)




b)

SAR-A/D-Wandler: Wägeverfahren



a) Schaltschema

b) Zeitdiagramm




Bit z	7	6	5	4	3	2	1	0
Wert im Register	1	0	1	0	1	0	1	0


Schritte →

- Hohe Umsatzrate: n Takte bei n Bit Wort, für ES geeignet

A/D-Wandler: Kompensations / Zählverfahren




a) Schaltkreis



- Maximale Wandlungsdauer $2^n - 1$ Takte;

Slope A/D-Wandler: Integrationsverfahren



Berechnung der gemessenen Spannung


- Bei Lade und Entladevorgang fließt gleiche Ladung

$$\frac{1}{RC} U_E * t_1 = \frac{1}{RC} * U_{REF} * t_2$$

- U_E ergibt sich zu:

$$U_E = U_{REF} * \frac{t_2}{t_1} = 1V * \frac{4\text{sec}}{2\text{sec}} = 2V$$

- Entsprechend Takt: $U_E = \frac{n_2}{n_1} U_{Ref}$



- Sehr preiswert
- Im einfachsten Fall nur Komparator und Timer (Zeitgeber) notwendig

Flash-A/D-Wandler: Parallelverfahren


Für jeden möglichen Wert (2^n-1) der Dualz. wird ein Vergleicher verwendet.

U_{Ref} fällt hier an 8 (2^n) Widerständen ab und generiert 7 (2^n-1) Referenzspannungen. Diese werden dann gleichzeitig mit U_E verglichen.


Wenn $U_E >$ als eine der Referenzspannungen, so wird eine 1 im FF gesetzt.

Der Kodierer wandelt die Anzahl der gesetzten Bits in eine Dualzahl.

- Schnellstes Verfahren: Wandlungszeit in einem Takt, für ES sehr gut geeignet
- Genauer: Pipeline (mehrere Stufen)
- Schneller: mehrere zeitversetzte Wandler




Vergleich verschiedener Verfahren



- Wie sieht die Kette von Prozess zu Prozessor aus?
- Wie kann mit einem Prozessor von mehreren Quellen mittels A/D-Wandlern gemessen werden?


Analogmessdatenerfassung (1)



Analogmessdatenerfassung (2)

b)


Sensor Verstärker Multiplexer Wandler Rechner



Mittlere Messrate

Analogmessdatenerfassung (3)

c) Sensor Verstärker Wandler Multiplexer Rechner



Hohe Messrate